PN 접합은 말 그대로 P형 반도체와 N형 반도체를 접합시킨 것으로, 접합부의 캐리어가 결합하면서 공핍층을 형성하고, 공핍층에 형성되는 전계를 활용하여 다이오드의 스위칭이나 태양전지의 전하 분리에 사용한다. 본 포스트에서는 이 PN 접합에 대한 내용을 이해하기 위해 가장 간단한 모델을 상정하고 내부의 현상을 공식으로 유도하여 보일 것이다. 우선 몇 가지 가정을 하자. 여기선 P형과 N형이 각각 억셉터 농도 Na와 도너 농도 Nd로 균일하게 도핑되었다고 하며 그 사이의 공핍층에서는 전자와 정공이 존재하지 않는다고 하자. 또한 그림 a와 같이 1차원 상에서 영점을 기준으로 N형과 P형이 xn, xp 거리만큼 계단 접합을 이룬다고도 가정하자. 다시 말하지만, PN 접합에서 가장 중요한 것은 공핍층이다. 공핍층에 생긴 전위와 전계가, 캐리어를 가속하기도 하고 지나가지 못하게 막기도 하기 때문이다. 따라서 공핍층에서 전위와 전계를 먼저 구해보자. 평형 상태에서 페르미 준위는 단 하나만 존재하기 때문에 두 접합은 그림 b처럼 그려지며, N형에서 P형으로 넘어갈 때 존재하는 에너지의 크기가 P형에서 전도대와 페르미 에너지 준위의 차와 N형에서 전도대와 페르미 에너지 준위의 차를 뺀 것임을 머릿속에 넣어두고 식 1, 2, 3을 푼다. 식 3-1처럼 Built-in potential이라 부르는 내부 전위는 각각의 도핑 농도가 짙을수록 커진다는 것을 알 수 있다.
 이후 전위로부터 전계를 유도하기 위해 아래와 같은 푸아송 방정식(Poisson's equation)을 가지고 온다. 유도 과정은 다음과 같다. 이후 N형의 공핍층에 해당하는 부분에서 푸아송 방정식을 이용하여 전계를 구한다. 또한 경계조건으로 공핍층과 아닌 부분의 경계에선 전계가 0이 되어야 하는 것을 사용하였다. 이때 x=0에서 전계가 연속이 되어야 하므로 식 7을 유도할 수 있다. 이들이 의미하는 것은, 도핑이 많이 된 부분의 공핍층은 상대적으로 줄어들며, 농도차가 매우 심한 경우 일방형 접합(One-sided junction)이 될 수도 있다는 사실이다. 또한 전계가 공핍층의 중심, x=0에서 가장 크다는 것을 알 수 있다. 이는 아래의 그림 C에서 확인할 수 있을 것이다. 이후 식 4처럼 전계가 전압의 미분이며, 전압을 구하려면 거리에 대한 전계의 적분을 해야 한다는 것을 유추할 수 있다. 따라서 각 구간별로 전계에 대해서 적분해주되, x=xp에서 V=0으로 기준을 잡고, x=0에서 전압은 연속이어야 한다는 경계조건을 사용한다. 그러면 P형의 공핍층에서는 아래로 볼록한 2차 함수, N형의 공핍층에서는 위로 볼록한 2차 함수의 개형을 얻을 수 있다. 이 또한 그림 c에서 볼 수 있다. 여기서 그림 d와 같이 built-in potential은 재정의 될 수 있으며 식 13과 같다.
여기서 식 7과 13을 통해 공핍층의 거리인 xp-xn을 구할 수 있는데, 유도는 하지 않겠으며 식 14로 표현하겠다. 식 7을 통해 공핍층은 도핑 농도가 적은 쪽에 더 많이 위치한다고 학습하였다. 식 14 역시 도핑 농도가 더 적은 쪽의 농도에 의해 공핍층의 거리가 정해짐을 보여준다. 다른 전공과목에서도 혹은 고등학교 과정에서도 배웠듯이, PN 접합은 역바이어스(N형에 +, P형에 -)을 인가하는 경우 공핍층은 넓어지고, built-in voltage와 전계가 커지게 되는데, 그림 e와 식 15를 통해 이를 확인하자. 정바이어스를 인가하게 되는 경우, 이와 반대로 built-in voltage의 크기를 줄이는데(그림 f), 이후 공핍층에 있던 확산과 드리프트의 평형이 깨지고 전자들이 n형에서 p형으로, p형에서 n형으로 주입되며 전류가 흐르게 된다. 이때 이를 소수 캐리어 주입(minority carrier injection)이라고 부르는데, 이는 n형에서 넘어간 전자가 p형에선 소수 캐리어이기 때문이다.
현재 그림 e와 그림 f는 평형 상태가 깨진 상황으로써, 지난 포스트들에서 우리가 배운 페르미 에너지 준위와 캐리어 농도와 관련된 모든 식을 사용할 수 없다. 그럼에도 불구하고 우리는 이 편리한 평형 상태의 식을 보전하면서 사용하기 원한다. 상상해보라. 어떤 반도체에 좌우 전압이 연결되어 있다면, +극에서 지속적으로 정공을 제공받을 테고, -극에서는 전자를 받게 될 것이다. 이러한 소수 캐리어의 변화에 따라서 따라서 페르미 준위가 정공과 전자에 대해서 분리디어 따로 존재하게 되고 이는 식 16을 우리가 더 이상 사용할 수 없음을 의미한다. 우리는 분리된 페르미 준위를 준 페르미 준위(Quasi-fermi level)이라고 부르며, 이를 도입하여 다음과 같이 이전의 식들을 유지시킬 것이다. 이로부터 그림 e와 그림 f에서 아래와 같이 소수 캐리어의 농도를 유도할 수 있게 된다. 이때, 앞서 언급한 것처럼 준 페르미 준위의 차이는 qV와 같으며, P형 영역에 소수 캐리어인 전자 밖에 주입이 되지 않기 때문에 정공의 준 페르미 준위를 평형 상태의 페르미 준위와 같다고 놓았음을 유념하라. 식 18-1과 식 19를 통해 알 수 있는 것은 정 바이어스 전압이 소수 캐리어의 농도를 exp(qV/kT)만큼 증가시킨다는 것이다. 역 바이어스 전압이 인가되면 그만큼 감소하게 되고, 이 식을 이용하면 준 평형 상태에서 소수 캐리어의 밀도를 모두 구할 수 있다. 또한 소수 캐리어의 증가량은, 평형 상태의 소수 캐리어와 준 평형 상태의 소수 캐리어의 차로 표현되며, 아래와 같이 표현 가능하다. 그림 d를 제외한 전체 그림의 출처 : 현대 반도체 소자 공학, 한빛 아카데미 앞서 반도체에 필요한 양자역학과 기본적인 원리에 대해서 알아봤습니다. 이제 본격적으로 PN접합에 대해서 알아봅시다. 접합이란 두 물질이 붙어서 계면을 형상한 상태를 말합니다. 주요한 반도체의 접합 종류는 1)2개의 반도체간의 접합 : PN접합 P형과 N형 반도체가 결정으로서 접촉을 이루고 있는것 ex) 동일종류간 접합/ 다른 종류간 접합 2)금속과 반도체간의 접합 ex)정류형 접합(쇼트키 접합,쇼트키 다이오드) , 저항성 접합(옴 접합) 3)금속과 절연체/절연체와 반도체 간의 접합 이처럼 3가지로 나눠볼수 있습니다. 먼저 이중에서 다이오드에 적용되는 가장 기본적인 PN접합에 대해서 알아봅시다. 2개의 반도체는 서로 다수캐리어가 반대인 상황입니다. 서로 페르미 준위도 다를 수 밖에 없죠, 그런데 이것을 붙여 놓으면 어떠한 동작이 생길 수 밖에 없습니다. 먼저 p형 반도체의 내부는 정공이 더 많은 상태로 페르미 준위도 valence band에 가깝게 형성되있습니다. p형의 다수캐리어 Hole 의 농도는 어느정도 일까요?
반대로 소수캐리어인 전자는 아래와 같이 구할수 있습니다.
그렇다면 서로 붙여 놓는다면 어떻게 될까요?
바로 우리가 알고 있는 다이오드의 형태가 됩니다. 이때 n형과 p형의 접합면에서는 공핍영역이라는 것이 존재합니다. 공핍영역(depletion zone)은 p형 반도체에서 Hole과 n형 반도체에서 전자가 서로 끌어 당겨 재결합을 하면서 업어지기 때문에 생깁니다. 그림판으로 간략히 그려보면
이렇게 붙어잇는 접합면에서 정공과 전자가 서로 재결합을 해서 캐리어가 없어집니다. 때문에 접합면에서 일정부분 양 방향으로 캐리어가 없는 구간이 존재하는데 이를 공핍층이라고 부릅니다.
더 자세한 설명은 위 그림을 보면서 하겠습니다. 접합면을 기준으로 보면 전자 혹은 정공의 농도 차이가 발생합니다. 농도차이로 인해서 전자와 홀은 확산을 하게 되죠 p타입에 있는 높은 농도의 홀이 홀농도가 낮은 n타입 쪽으로 확산되고 n타입에 있는 높은 농도의 전자가 전자 농도가 낮은 p타입 쪽으로 확산됩니다. 이 과정에서 전자와 홀이 결합을 하게 됩니다. 이런 식으로 공핍층이 생기는 것이죠 이 공핍층은 캐리어의 확산에 의해 전자와 정공이 결합한 구간으로 원자의 입장에서 보면 안정화된 상태입니다. 이온화된 상태에서 안정화된 상태로 변했으니 극성을 띄지 않겠죠. 때문에 이 공핍층에서는 space charge 만 남게 됩니다. 이런 공핍층은 space charge로 인해서 전계가 생성됩니다. 전계는 +에서 -로 형성되니 n형에서 p형으로 전계가 형성됩니다. 이것에 대해서 전하,전계, 전압에 대해서 그래프를 그리게 되면
이런식으로 생기게 됩니다. 앞서 우리는 확산 거리에 대해서 정리한 적이 있죠
환산계수와 lifetime을 곱한후 제곱근을 하면 확산거리가 나온다. 즉, n형의 전자는 p형쪽으로 확산되면서 위의 식에 만족하는 거리만큼만 확산하게 되고, p형의 홀은 n형쪽으로 확산되면서 식을 만족하는 거리만큼 확산하게 되죠. 이번에는 에너지 밴드를 봅시다. 앞서 말했듯 하나의 계에서 페르미 준위는 일정하다 하였죠. 하지만 p형과 n형은 페르미 준위가 다릅니다. 따라서 아래와 같은 형태로 pn접합의 에너지 밴드를 그리게 됩니다.
페르미 준위를 맞힌 상태에서 에너지 밴드를 그리는 것이죠. 해당 그림에서 각 타입 별 소수 캐리어와 다수 캐리어를 표현하고 있습니다. 이때 n형과 p형의 conduction band의 높이차 = 에너지 차이를 built-in potential이라고 부릅니다. 혹은 potential barrier라고 부르기도 하죠 이미 전에 말했듯, 단위는 eV입니다. 이 에너지 차이를 보면 n형과 p형 사이에는 그냥 붙여놓아도 전압차이가 있다는 소리가 됩니다. 에너지 밴드는 전자를 기준으로 하는 것이기 때문에 전압은 그 반대가 되겠죠 즉 n 타입이 전압이 높고, p타입이 전압이 낮습니다. 전자의 에너지를 기준으로 보면 p타입이 더 높습니다. 착각하시면 안됩니다. 그렇다면 전압이 더 높은 n형에서 p형으로 전류가 왜 흐르지 않을까요? 에너지 준위가 높은 곳에서 낮은 곳으로 전자가 이동하기 쉽고, 낮은 곳에서 높은 곳으로 정공이 이동하기 쉽습니다. 에너지 준위가 낮은 n형에서 에너지 준위가 높은 p형으로 서로 캐리어가 이동하기에는 힘든것입니다. 이것이 바로 built-in potential이죠. 이 에너지 장벽에 가로 막혀서 이동하기 힘든것입니다. 어느정도 개념이 잡혔다면 식을 세워봅시다. 제일 먼저 세워야될 식은 Built-in potential입니다. 이 에너지 차이를 구하는 방법은 의외로 간단합니다. 각각의 타입이 진성반도체일때 페르미 준위와 현재 페르미 준위간의 차이를 합치면 됩니다. 쉽게 설명하겠습니다. p형을 기준으로 잡으면 p형이 원래 진성반도체 일때 페르미 준위는 위의 그림에서 존재하는 페르미 준위보다 위 일것입니다. 이 차이를 식으로 써보게 되면
마찬가지 n형이 원래 진성반도체일때의 페르미 준위보다 더 높게 페르미 준위가 형성되 있습니다. 이 차이를 식으로 쓴후 앞서 구한 2개의 값을 더합니다.
이 상태가 Built-in potential에 의한 전압차이 입니다. 식에 관한 설명은 필요없겠죠?? 그래도 혹시 모르니 설명을 추가하면 자연로그 앞 상수는 T=300K 일때 정해진 상수입니다. 0.0259V 정도의 전압으로 열전압 Thermal voltage 라고 합니다.
좀 다른 방식으로 구하는 방식도 있습니다. 이것 역시 알아둬야 합니다.
여기서 공핍층에 형성된 space charge를 가지고 전하량을 계산 -> 전하량을 통한 전계 계산 -> 전위 계산 이런 방식으로 구할수도 있습니다. 공핍층에서 전하를 구해보려하면
이 그림을 이용해 볼수 있겠네요. 앞서 공핍층의 형성에 대해서 설명하면서 각각 접합면에서부터 어느정도 확산이 이뤄지는지 알수 있다고 하였습니다. 전자와 정공이 결합은 하는 것이죠 즉 p형이든 n형이든 동일한 수의 전하가 공핍층을 형성한 것입니다. 이것을 체적전하밀도와 공핍층이 된 거리를 고려해서 식을 세우면 이런 식을 세울수 있습니다. 위 그림에서 +영역과 -영역의 넓이가 같은 것이죠 평형 상태일때 전계는 아래처럼 계산하여 구합니다.
위 그림에서 전계에 관해서 보면 접합면이 가장 전계값이 낮은 것을 알수 있는데, 이 값은 위의 식을 계산한것으로 구하면 됩니다. 전속밀도로 구했지만 입실론 차이 일 뿐이니 전계도 구할수 있을 것입니다. 전위는 전계를 통해서 구합니다.
이 내용을 그래프로 그린 그림이 위 그림입니다. 다시 보죠
이런 수식을 통해서 각각에 대한 내부전위를 구할수 있습니다.
식을 통해서 공핍층의 크기를 구할수 있습니다. 계산 과정은 생략하겠습니다.
이 2개의 길이를 구할수 있으니 총 공핍층의 길이도 구할수 있을 것입니다. 단순히 합치면 되죠 잘 다루는 내용은 아니지만 좀더 심화된 내용을 다뤄보면 공핍층은 어떻게 보면 커패시터와 비슷합니다. 공핍층에 +전하와 -전하가 다른 공간에 존재하고, 이것을 커패시터로 해석하는 경우도 있습니다. (평형상태나 역방향 바이어스의 경우 전류가 흐르지 않아서) 이경우 Capacitance를 계산할수 있는데
이 식을 통해서 계산합니다. 비평형 상태 일경우도 알아봅시다. #역방향 바이어스 어느쪽이든 외부에서 전압을 가해주면 더이상 평형상태가 아니게 됩니다. 또한 전압을 인가함으로써 에너지 밴드 다이어그램에도 변화가 생기게 됩니다. 역방향 바이어스를 건다는 것은 아래와 같이 전압을 건다는 것입니다.
+극을 n형으로, -극을 p형으로 거는 것이죠. 이렇게 하면 안그래도 built-in potential이 n형이 더 높은 전압을 가지는데 외부전압으로 인해서 더 높은 전압이 걸리는 것이죠 즉 , 내부전위가 더 커지는 것입니다. 이는 달리 말하면 에너지 장벽 built-in potential이 더 커지는 것을 의미합니다. 이때 에너지 밴드를 그려보면 아래와 같은 형태를 보입니다.
내부적으로 들어가서 설명하면 공핍층에는 space charge로 인한 전계가 존재하는데 , 이 전계에 외부 전압이 같은 방향이어서 공핍층이 더 커지는 현상이 생기는 것입니다. 길어지는 것이죠 전기적으로 n형의 전자는 외부 전압 +에 의해서 끌려가고, p형의 정공이 -전압에 의해서 끌려가게되 공핍층에 캐리어가 없는 구간이 더 늘어나는 거이죠. 이는 전자가 더 움직이기 힘든 것이고, 전류가 더 흐르기 어려운 것이죠. 예외로 너무 강한 역전압을 걸면 break down에 의해서 역방향 전류가 형성되긴 합니다. 자 식을 세워봅시다. 앞서 어떠한 바이어스도 가하지 않은 상태에서 식만 변형 하면 됩니다. built in potential 을 계산해보면
공핍층의 폭을 계산 하는 식이 아래와 같았죠
여기에 역방향 바이어스 전압만 추가하면 됩니다.
#순방향 바이어스 순방향 바이어스는 아래와 같은 상황입니다.
-극을 n형으로, +극을 p형으로 거는 것이죠. 이는 반대로 built-in potential이 줄어드는 효과가 생깁니다. 이 말은 곧 캐리어가 뛰어 넘어야 할 장벽이 낮아짐을 의미하는 것이죠. 따라서 전류가 쉽게 흐르게 됩니다.
이것은 반대로 공핍층의 길이를 줄이는 것이 됩니다. 이것을 잘 보게 되면 확산이 보다 잘되는 조건임을 알수 있는데, 확산 우세 = 소수 캐리어 주입 = 확산 전류 이런 메커니즘을 가지고 전류가 통하게 되는 것입니다, 마찬가지로 식을 세워봅시다. built in potential 을 계산해보면
순방향 바이어스도 공핍층의 크기는 역방향 처럼 전압을 가지고 계산하면 됩니다. 간단하죠. 세부적으로 캐리어 농도에 관해서도 알아볼 필요가 있습니다. 먼저 간단히 그림을 통해서 보죠
순방향 바이어스는 공핍층이 줄어들게 된다는 것을 알려드렸습니다. 반대로 역방향 바이어스는 공핍층이 늘어나게 되죠 역방향 바이어스에서 소수캐리어농도가 공핍층에 가까워지면서 줄어드는 것을 확인할수 있습니다. 반대로 순방향 바이어스에서는 전류가 흐름으로써 양쪽의 캐리어가 확산 / 교환되는 것을 알수 있죠. 식으로 자세히 풀어보면 캐리어 농도에 관한 식을 이용해서 구합니다.
위 식은 공핍층에 가까워질때 캐리어 농도를 나타내는 식입니다. 공핍층에 맞닿는 부분의 캐리어 농도를 나타내는 식이죠 하나만 예를 들어서 보여주면 아래 식을 통해서 나왔습니다.
지금까지 배운 내용을 통해서 우리는 다이오드에 관한 식을 세울수 있습니다. 기존에 회로part에서 배운적이 있죠
다이오드의 전류/전압 관계식입니다. 여기서 Is에 해당하는 포화전류는
이런 식을 가집니다. 다이오드가 가지는 전압 전류 그래프
포화전류는 역방향을 걸때 break down되기전까지 미약하게 흐르는 전류는 나타내는 말입니다. 이정도면 pn접합은 마무리 한듯 합니다. 이 전에 몇장에 걸쳐서 설명한 것을 극한의 압축 했네요 ㅎㅎㅎ 다음장은 금속-반도체 접합(MS)에 대해서 간략히 알아봅시다. |
Pn접합 페르미준위 - pnjeobhab peleumijun-wi
저작권 © 2024 ko.paraquee Inc.
