알티움 회로도 그리기 - altium hoelodo geuligi

알티움에서 최종 PCB 거버데이터 생성하여 제작 의뢰하기전 보드아웃라인 정보를 별도로 생성해야한다.

메뉴 : Design -> Board Shape -> "Create Primitives From Board Shape" 클릭 (아래그림)

설정 대화창에서 Layer 에는 보드외각 정보를 만들 레어를 지정한다. 다른 데이터(Top, Bottom ) 가 기록되지 않은 비어있는 layer 를 지정한다.

width는 외각라인의 두께 지정인데 0.1mm 정도면 무난하다. 그리고 보드 내부에 컷아웃 된 것이 있는 경우 All Board Edage 를 선택해줘야 컷아웃 부분도 PCB외각 데이터 생성해둔다.

상기 대화상자 버튼 OK 클릭하면 즉시 생성되며, 아래 처럼  Layer : Mechanical 5  를 하이라이트 시켜 보면 분홍색에 해당하는 보드 아웃라인 데이터를 생성해줬음을 알 수 있다.

거버 데이터 생성시 Mechanical 5 도 포함시켜서 생성하여 PCB 제작 의뢰하면 된다.

영상 

상위 정리 글.

1. 알티움 활용법 정리 : https://igotit.tistory.com/1988

알티움(ALTIUM) 활용법 정리. 회로 PCB 설계 제작

ALTIUM 활용법 정리 - 회로설계, PCB 설계제작 위한 툴 S/W 알티움 설정관련 주제 상세보기 알티움 개요 https://igotit.tistory.com/281 알티움 설치 https://igotit.tistory.com/408 알티움 데이터베이스 연..

igotit.tistory.com

첫글등록 : 2016년 3월 13일.

최종수정 : 2019년 11월 4일 

단축주소 : https://igotit.tistory.com/710

��Ƽ�� [����+�ǹ�]

��Ƽ�� [����+�ǹ�] �ΰ� ��������� ���� �ȳ�
��Ƽ�� �����̳� (Altium Designer)�� PCB ȸ�ε� ���� �ַ������ ����� ���带 ������ ���̺귯���� �����Ͽ� Library ǥ��ȭ�� ���� �� �� �ֽ��ϴ�. ���� p-cad, protel, orcad, allegro, pads, ptc, catia �� ��� ���ϵ��� import�� �� ������ �� ������ ���������� ������ ���谡 �����ϴ�. ������ ��Ƽ��18 ���Ǹ� ���� altium18�� ��� ���� ��� �� �ֽ��ϴ�.

• 01.17�� ��Ƽ��18 �����ϱ�

  ��Ƽ�� �����̳�18�� ���ú��� �����մϴ�.

  å����[00:06] �Ŵ� ����/[02:52] ȸ�ε� ����/[05:56] �輱 �۾�/[09:10] Schematic ����/[14:53] �� ��ġ

• 02.23�� PCB �۾������� ��ǰ ��ġ

  ���̾� ����, ��ǰ �輱, PCB ���� ������ ��������

  å����[03:27] ���̾� ���� ����/[09:14] �ٰ��� ����/[13:55] PCB ���� ������ ��������/[15:33] Gerber Files/[19:47] ������ ���� ���·� �����

• 03.28�� LED �ð� ���� Part 1

  ���̺귯�� ��ġ, ��ǰ �ҷ�����, ���� �� �Ӽ�, �輱 �۾�, ��Ʈ �� ����Ʈ ����, ���� ������ �۾� �� ��Ʈ ����, ��ǰ ���� ���� ���

  å����[00:00] LED �ð� ����/[06:08] *ǥ���� �ǹ�/[11:11] ���̺귯�� ��ġ/[16:03] �輱 �۾�/[19:54] SCH List/[24:49] ��Ʈ

• 04.26�� LED �ð� ���� Part 2

  ���� ���� ���, ���� ���� ���, ��Ƽ ä�� ��� �Ұ�

  å����[00:00] ���� ���� �ۼ����/[01:34] ���̺귯���� �̿��Ͽ� ������ ������/[03:50] ���ݼ����ϱ�/[05:41] ���� �б�/[08:39] ��Ʈ�� �۾�/[13:18] Engineering Change Order/[18:00] ��Ƽ ä�� �ۼ� ����̶�?

• 05.20�� LED �ð� ���� Part 3

  PCB���� ����, PCB ���� �׸���, PCB ȭ�� ����, ���� �׸���, ��ǰ ��ġ�ϱ�

• 06.21�� LED �ð� ���� Part 4

  ���� �輱�ϱ�, �е� ����, ���� ������ ���

• 07.38�� USB to serial ������Ʈ Part 1

  ����� ���̺귯�� ����(����, LED, Connector�� Schematic, PCB ���̺귯��)

• 08.38�� USB to serial ������Ʈ Part 2

  ����� ���̺귯�� ����(FT232RL, ISO7221, MINI USB ���̺귯��)

• 09.25�� USB to serial ������Ʈ Part 3

  ����� ���̺귯�� ����(�� ���, ����� �ܵ���1)

• 10.27�� USB to serial ������Ʈ Part 4

  ����� ���̺귯�� ����(����� �ܵ���2, źŻ �ܵ���, ���� ���̺귯�� Footprint �߰�, LED ���̺귯�� Footprint �߰�)

• 11.35�� USB to serial ������Ʈ Part 5

  ���ο� ������Ʈ ����, ��ǰ ��ġ, ��ǰ ���̺귯�� ����, ȸ�ε� �׸���

• 12.31�� USB to serial ������Ʈ Part 6

  PCB �۾�(���� ��Ģ, ���� ��ǰ ��ġ, ȸ�ε��� PCB ���Ͽ� Import �ϱ�, �輱 �۾� �⺻ ����)

• 13.25�� USB to serial ������Ʈ Part 7

  PCB �輱�۾�,�ٰ��� Ǫ�� ����

• 14.22�� USB to serial ������Ʈ Part 8

  ���� ��Ģ �˻�, Gerber file�� NC dril file �����, BOM ����ϱ�, Smart PDF ���� �����ϱ�, ������Ʈ ����ϱ�, PDF3D���� ��ȯ�ϱ�

• 15.22�� Arduino Nano ������Ʈ Part 1

  Schematic part1(snap EDA plugin �Ұ� �� ��� ���, ATmega AVR MCU �輱 �۾� �� ��ǰ ��ġ)

• 16.15�� Arduino Nano ������Ʈ Part 2

  Schematic part2(ATmega Microcontroller IC, Switch, +5V Regulator, +5V Auto Selector, ICSP �輱 �۾� �� ��ǰ ��ġ)

• 17.13�� Arduino Nano ������Ʈ Part 3

  Schematic part3(FT232RL, LED, VBUS, ��Ÿ ��Ʈ �輱 �۾� �� ��ǰ ��ġ, ���� ���� �ֱ�)

• 18.21�� Arduino Nano ������Ʈ Part 4

  PCB part1(PCB Compile, Net Label ����, ���� ũ�� ����, MCU, USB, IC, LED, Switch ��ġ �۾�)

• 19.17�� Arduino Nano ������Ʈ Part 5

  PCB part1(Auto Selector, 5+ reg, ICSP, ��Ÿ ��ǰ bottom layer ��ġ

• 20.19�� Arduino Nano ������Ʈ Part 6

  PCB part2(Signal layer �߰� �� ��ƿ� Signal layer�� �̿��� top layer �輱 �۾�)

• 21.51�� Arduino Nano ������Ʈ Part 7

  PCB part3�輱 �۾� ������, GND �� 5+ �ٰ��� Ǫ�� �߰� �� �輱 ����

• 

  VHDL ���� + �ǹ�

  
  

  VHDL �ʺ��ڵ� ������ ���� ��� �� �ִ� ����? �ٷο���!

  ������ �ǹ����� �� ���� �մϴ�!

  �н��Ⱓ :

  2����

  /���Ǽ� :

  21��

  /����ð� :

  17�ð� 22��

  /������ :

  330,000�� 165,000��

• 

  �����α� ����+����

  
  
  

  �����α� ���� ���ʺ��� ������ ���ֽ��� ��� �� �ִ� ����? �ٷο���!

  ������ �ǹ��� ���Ǹ����� �մϴ�!

  �н��Ⱓ :

  2����

  /���Ǽ� :

  26��

  /����ð� :

  22�ð� 31��

  /������ :

  370,000�� 185,000��